三分頻電路介紹

電路一

圖2是3分頻電路，用JK-FF實現3分頻很方便，不需要附加任何邏輯電路就能實現同步計數分頻。但用D-FF實現3分頻時，必須附加譯碼反饋電路，如圖2所示的譯碼復位電路，強制計數狀態返回到初始全零狀態，就是用NOR門電路把Q2，Q1=“11B”的狀態譯碼產生“H”電平復位脈沖，強迫FF1和FF2同時瞬間(在下一時鐘輸入Fi的脈沖到來之前)復零，于是Q2，Q1=“11B”狀態僅瞬間作為“毛刺”存在而不影響分頻的周期，這種“毛刺”僅在Q1中存在，實用中可能會造成錯誤，應當附加時鐘同步電路或阻容低通濾波電路來濾除，或者僅使用Q2作為輸出。D-FF的3分頻，還可以用AND門對Q2，Q1譯碼來實現返回復零。

電路二

如圖所示是由雙上升沿J - K觸發器74HC109與雙下降沿J - K觸發器74HC113組成的三分頻電路，利用該電路可以得到對稱的分頻輸出。

三分頻電路，在電路圖中,在一般的利用常規計數器對數字脈沖進行奇數分頻時,即使輸入是對稱信號, 輸出也得不到占空比為50%的分頻輸出,其原因是內部觸發器采用的是統一的上升沿(或下降沿)進行觸發。在本例中,利用- K觸發器D1、D2分別由不同的時鐘沿觸發這一特性,將DI、D2與D4結合起來可以得到占空比為50%的分頻輸出。再與D3組合，就可以構成對稱輸出的三分頻電路。

電路三

如圖所示為對稱輸出的=三分頻電路。在~般的利用常規計數器對數字脈沖進行奇數分頻時，即使輸入是對稱信號，輸出也得不到占空比為50%的分頻輸山，其原因是內部觸發器采用的是統一的上升沿(或下降沿)進行觸發。為了解決此問題，可以利用一個J和K分別由不同時鐘沿觸發的JK觸發器，如圖(a)所示。該電路內部由兩個JK觸發器和“個RS觸發器構成，其等效J端由CLH觸發，而等效K端由CLL端觸發，其余功能與~般的JK觸發器相同。將圖(a)作為個單元與一個常規的D觸發器組合，并在時鐘端加上反相器，可以構成對稱輸出的三分頻電路，如圖(b)所示。圖(C)是一個 實際應用電路。圖中因為采用了下降沿觸發的74LS113，所以省去了它與74LS109時鐘端之間的反相器。電路74L S109和74LS113的-半構成圖(a)同樣功能的電路。而74LS113的另- *半 相當于圖(b)的D觸發器